Пакет verilator: Информация
Бинарный пакет: verilator
Версия: 3.924-alt1
Архитектура: i586
Собран: 22 июня 2018 г. 6:15 в задании #208829
Исходный пакет: verilator
Категория: Инженерное ПО
Сообщить об ошибке в пакетеЗагрузка: verilator-3.924-alt1.i586.rpm
Домашняя страница: https://www.veripool.org/wiki/verilator
О пакете: Быстрый и свободный симулятор Verilog HDL
Описание:
Verilator — самый быстрый свободный симулятор Verilog HDL, он работает лучше большинства коммерческих симуляторов. Verilator компилирует синтезируемый Verilog, а также некоторые утверждения PSL, SystemVerilog и Synthesis в код C ++ или SystemC. Verilator был разработан для больших проектов, где быстродействие симуляции имеет первостепенное значение, и особенно хорошо выполняет задачу генерации исполняемых моделей процессоров для групп разработчиков встроенного программного обеспечения.
Сопровождающий: Elvira Khabirova