Пакет verilator: Информация

Исходный пакет: verilator

Версия: 3.924-alt1

Собран:  22 июня 2018 г. 6:15 в задании #208829

Категория: Инженерное ПО

Gear: https://git.altlinux.org/gears/v/verilator.git?a=tree;hb=9fce891…

Домашняя страница: https://www.veripool.org/wiki/verilator

Лицензия: LGPLv3 or Perl Artistic 2.0

О пакете: Быстрый и свободный симулятор Verilog HDL

Описание: 

Verilator — самый быстрый свободный симулятор Verilog HDL, он работает
лучше большинства коммерческих симуляторов. Verilator компилирует
синтезируемый Verilog, а также некоторые утверждения PSL, SystemVerilog
и Synthesis в код C ++ или SystemC. Verilator был разработан для больших
проектов, где быстродействие симуляции имеет первостепенное значение, и особенно хорошо выполняет задачу генерации исполняемых моделей процессоров для групп разработчиков встроенного программного обеспечения.

Список rpm-пакетов, предоставляемых данным srpm-пакетом:
verilator (x86_64, i586, aarch64)
verilator-debuginfo (x86_64, i586, aarch64)
verilator-doc (noarch)

Сопровождающий: Elvira Khabirova