Пакет verilator: Информация
Default inline alert: Версия в репозитории: 5.018-alt1
Бинарный пакет: verilator
Версия: 4.222-alt1
Архитектура: aarch64
Собран: 6 мая 2022 г. 18:12 в задании #299560
Исходный пакет: verilator
Категория: Инженерное ПО
Сообщить об ошибке в пакетеЗагрузка: verilator-4.222-alt1.aarch64.rpm
Домашняя страница: https://www.veripool.org/wiki/verilator
Лицензия: LGPLv3 or Artistic-2.0
О пакете: Быстрый и свободный симулятор Verilog HDL
Описание:
Verilator — самый быстрый свободный симулятор Verilog HDL, он работает лучше большинства коммерческих симуляторов. Verilator компилирует синтезируемый Verilog, а также некоторые утверждения PSL, SystemVerilog и Synthesis в код C ++ или SystemC. Verilator был разработан для больших проектов, где быстродействие симуляции имеет первостепенное значение, и особенно хорошо выполняет задачу генерации исполняемых моделей процессоров для групп разработчиков встроенного программного обеспечения.
Сопровождающий: Egor Ignatov
Последнее изменение
6 мая 2022 г. Egor Ignatov 4.222-alt1
- new version 4.222
17 марта 2022 г. Egor Ignatov 4.220-alt1
- new version 4.220
21 января 2022 г. Egor Ignatov 4.218-alt1
- new version 4.218