Пакет verilator: Информация

Verilator — самый быстрый свободный симулятор Verilog HDL, он работает
лучше большинства коммерческих симуляторов. Verilator компилирует
синтезируемый Verilog, а также некоторые утверждения PSL, SystemVerilog
и Synthesis в код C ++ или SystemC. Verilator был разработан для больших
проектов, где быстродействие симуляции имеет первостепенное значение, и особенно хорошо выполняет задачу генерации исполняемых моделей процессоров для групп разработчиков встроенного программного обеспечения.

Пакет verilator: Информация

Последнее изменение